嵌入式存储器，即用于系统级芯片（SoC）中的存储器，包括微控制器、ASIC以及其他芯片，自20世纪80年代以来一直都使用NOR闪存，但这正在改变。
为什么会这样呢？因为随着14纳米FinFET技术的出现，闪存就不再是一个可行的选择了。当然，即使CMOS逻辑没有转向FinFET结构，平面闪存也已经不适用于14纳米制程。那么，当设计师想要使用片上非易失性存储器时，他们应该怎么办呢？
在短期内，他们将存储器移到了片外，并开始使用外部串行协议接口（SPI）NOR芯片来存储程序，在启动时将其加载到片上的SRAM缓存中。这种方法虽然有效，但增加了成本并占用了更多的空间。
嵌入式存储器，即那些被整合进系统级芯片（SoC）中的存储器组件，如微控制器、ASIC（专用集成电路）以及其他各类芯片之中。自20世纪80年代以来，NOR闪存一直是这些嵌入式存储器的首选方案。然而，这一格局正在悄然发生变化。
为什么会这样呢？因为随着14纳米FinFET技术的兴起，传统的闪存技术在工艺上遇到了难以逾越的障碍。即便CMOS逻辑电路没有转向FinFET结构，平面闪存也已经在14纳米及以下制程中显得力不从心。
面对这一困境，当设计师需要在SoC中集成非易失性存储器时，他们不得不寻找新的解决方案。在短期内，一种常见的做法是将存储器移至片外，采用外部串行协议接口（SPI）NOR芯片来存储程序代码，并在系统启动时将其加载到片上的SRAM缓存中。虽然这种方法有效，但同时也带来了额外的成本，并增加了系统的整体尺寸和复杂度。
更长期的解决方案是使用能够扩展至比NOR闪存28纳米工艺极限更小的存储器技术。目前，这类技术的代表就是MRAM和ReRAM，其中尤以MRAM为主。尽管未来格局或有所变动，但目前MRAM占据主导地位，并已广泛应用于许多可穿戴设备中，诸如健康监测和其他类似功能的设备。大型代工厂已将其纳入标准CMOS逻辑工艺的选项范畴，同时，更多具有前瞻视野的设计师亦在积极采纳，成效显著。
一个尤为突出的优势在于，SoC的片上固件能够关断存储器的电源，仅在必要时才进行唤醒，从而在非工作状态下实现显著的电源节省。这一特性为上述所有新型存储器技术所共有。
然而，更为深远的变革即将来临。与NOR闪存相似，SRAM同样面临缩放难题。其缩小速度未能与逻辑电路相匹配，这成为SRAM芯片按比例缩小以适应工艺技术发展的一大阻碍。随着时间推移，SRAM的成本不断攀升。
尽管新型存储器技术不受此缩放问题的制约，但其速度相较于SRAM有所不及。因此，系统设计者需审慎权衡，在芯片上配置适量的非易失性存储器（如MRAM、ReRAM、FRAM或PCM）与SRAM缓存，以达成既定的性能目标，这无疑是一项艰巨的任务。
缓存设计历来充满挑战，因为某些情境下，大容量但速度较慢的存储器相较于小容量但速度快的存储器更具优势。即便SRAM能够实现按比例缩小，这一问题依旧存在，因为新型存储器仅需一个晶体管即可运作，而SRAM则需六个。加之固件可根据存储器配置进行优化，鉴于诸多变量的存在，这无疑是一项极为复杂的挑战。
简而言之，嵌入式SRAM正面临被新型存储器取代的紧迫威胁，这一变革正迅速推进。它预示着处理器缓存中采用持久存储器的可能性，甚至有望大幅降低服务器能耗，为各类计算应用带来全新的面貌。
当前，MRAM占据主导地位，但ReRAM正蓄势待发，意图取而代之。目前尚无法断言ReRAM或MRAM哪一种将成为主流的新型非易失性存储器。然而，若FRAM或PCM取得任何突破性进展，亦有可能彻底改变这一格局。